ИНСТИТУТ ТРАНСПОРТА И СВЯЗИ
Факультет компьютерных наук и электроники
Кафедра электроники
Учебный курс: Цифровая схемотехника
Тип: Курсовая работа
Разработка функциональной ипринципиальной схем управляющего автомата
Выполнил: студент Михаил Солюлёв
Руководитель: В.А. Кутев
РИГА 2007
/>Задание для моделирования
Курсовая работа предусматривает разработку функциональной и принципиальнойсхем управляющего устройства (УУ) в виде цифрового автомата, реализующего микропрограммныйпринцип построения: «одно состояние — одна микрокоманда».
Структурная схема управления:
/>
· Т — асинхронный RS-триггер с инверсными входами
· G — управляемый генератор тактовых импульсов
· СТ — 4-х разрядный двоичный счётчик, формирующий последовательностьвнутренних состояний УУ
/>,
Для
/>
/>
/>
/>
определяемых заданными значениями начального состояния счётчика
/>
и его модуля счёта КСЧ.;
· DC — двоичный дешифратор осуществляет преобразование выходного кодасчётчика (СТ) в m-разрядный унитарный позиционный код
/>
для m = КСЧ и управляющих сигналов
/>
/>
/>
В исходном состоянии RS-триггер находится в состоянии „RESET” и управляемый генератор (G) выключен- тактовые импульсы не формируются. По сигналу «Пуск», поступающему отвнешнего источника, RS-триггер (Т) переключается в состояние “SET”, счётчик СТ устанавливаетсяв состояние />,а управляемый генератор (G) начинает вырабатывать последовательность тактовых импульсов/>. Каждый изформируемых тактовых импульсов вызывает изменения состояния счётчика от QНАЧ.до QКОН. И последовательно появление на выходах /> управляющих сигналов с уровнемлогической единицы />, длительность которых определяетсяпериодом следования тактовых импульсов (Т0). Появление единичного сигналана выходе /> соответствуетзавершению реализации микропрограммы. При этом на выходе дифференцирующей цепи(ДЦ) формируется сигнал «Остановк.», который переключает RS-триггер (Т)в исходное состояние. Дифференцирующая цепь в данном случае необходима для того,что бы сигнал «Остановка» не препятствовал повторномудействию сигнала «Пуск».
Параметры элементов УУ:
Ø Тип счётчика(СТ) Синхронный с параллельным переносом
Ø Направлениесчёта СТ +1
Ø Начальноесостояние СТ Анач. = 4
Ø Модуль счёта Ксч. = 9
Ø Тип триггеровдля реализации СТ 7472
Ø Тип дешифратораDC состояний счётчика DC 4
Ø Выходной кодDC унитарный
Ø Тип логики,задаваемый для реализации схемы ТТЛ
Ø Управляемыйгенератор (G) интегральный таймер
Ø На базе ИМС LM555CN-8(1006BИ1)
Параметры управляющих сигналов:
Ø Длительность 0,1с
Ø Период повторения 0,2с
Ø Скважность 2
Ø Амплитудауправляющего сигнала уровень ТТЛ
Индикация:
Ø Выходных состоянийСТ цифровая (шестнадцатеричный код)
Ø Управляющихсигналов светодиоды
Ø Источник запуска WordGenerator
Ø Режим запуска Stepby step Синтез синхронного счётчика
По заданным исходным данным осуществим синтез синхронного счётчика(СТ), реализующего требуемую последовательность внутренних состояний УУ:
· Данный счётчик является суммирующим, производя счёт из состояния 4девять отсчётов. Составим линейный граф выходных состояний:
/>
· />. То есть заданный счётчик можно реализовать4 триггерами JK типа (тип 7472).
· Теперь составляем совмещённую таблицу функций переходов и входов приизменении соответствующего выходного состояния: (х — состояние входа не важно).Счётчик необходимо устанавливать в начальное (нулевое) положение при включении питанияи отсутствии входного сигнала:состояния Выходные состояния Функции перехода Функции входов
Q3
Q2
Q1
Q0
FQ3
FQ2
FQ1
FQ0
J3K3
J2K2
J1K1
J0K0
/> 0 x 1х 0 x 0 x 4 1 1
/> 0 x x 0 0 x 1 x 5 1 1 1
/>
/> 0 x x 0 1 x x 1 6 1 1 1 1
/> 0 x x 0 x 0 1 x 7 1 1 1
/>
/>
/>
/> 1 x x 1 x 1 x 1 8 1 1
/> x 0 0 x 0 x 1 x 9 1 1 1
/>
/> x 0 0 x 1 x x 1 10 1 1 1 1
/> x 0 0 x x 0 1 x 11 1 1 1 1
/>
/>
/> x 0 1 x x 1 x 1 12 1 1
/> 1 x 1 x 0 0 x 0 x
· Составляем СДНФ (базис «И-НЕ») функций входов триггеров,использованных при синтезе:
/>
/>
/>
/>
/>
/>
/>
/>
· С помощью карт Карно производим минимизацию функций входов для каждоготриггера:
/>
/>
/> />
/> />
/> />
/> />
/> />
/> />
/> />
МДНФ счётчика: />
/> />
/>; />;
/>; />.
· Синтезируем счётчик. Структурную схему:
/>
Принципиальную схему:
/>
Временные диаграммы счётчика:
/> Синтез дешифратора
Мы должны получить неполный двоичный дешифратор
/>,
т.е. имеющий 4 входа /> и 9 выходов />. Составляем таблицу истинностидешифратора:
№
Комбина-ции
Входы
Выходы
Х3
Х2
Х1
Х0
Y8
Y7
Y6
Y5
Y4
Y3
Y2
Y1
Y0 4 1 1 5 1 1 1 6 1 1 1 7 1 1 1 1 8 1 1 9 1 1 1 10 1 1 1 11 1 1 1 1 12 1 1 1
Функции выходов:
/>
Минимизируем функции выхода:
/> />
/> />
/> />
/> />
/> />
/> />
/> />
/> />
/> />
МДНФ дешифратора:
/>; />; />; />; />; />; />; />; />.
Структурная схема дешифратора:
/>
Строим принципиальную схему дешифратора:
/>
Временные диаграммы выходов дешифратора:
/> Синтез тактового генератора.
Синтезируем генератор тактовых импульсов на базе интегральноготаймера серии 555. Подбором С1 и R1, R2 подбираем период импульса 100мс и скважность1,5. На выход таймера подключаем RS-триггер типа 7473, срабатывающий по срезу управляющегоимпульса:
/>
Временные диаграммы:
/> Синтез цифрового автомата.
Соединяем полученные элементы: генератор, счётчик и дешифраторв цифровой автомат. Производим перед этим преобразование этих элементов в функциональныеблоки:
/>
Временные диаграммы на выходе дешифратора:
/>
Цифровой автомат работает полностью в соответствии с заданнойлогикой.