Міністерство освіти України
Дніпропетровський Національний Університет
Радіофізичний факультет
Кафедра ЭОМКурсовийпроектпо курсу «ЦифровіЭОМ»
Виконав:
ст. гр. РІ-97-1
Орлов С.А.
Перевірив:
Істушкін В. Ф.
Дніпропетровськ
2000
ЗМІСТ
1. Вступ
2. Завдання
3. Структурамікро-ЕОМ
4. Функціональнасхема микро-ЕОМ
4.1Арифметико-логічний пристрій
4.2 Блокмікропрограмного управління
4.3 Блок обробкизапитів переривань
4.4 Блок внутрішньоїсинхронізації
4.5 Оперативнапам’ять
5. Розробка мікропрограми
5.1Команда HER
5.2 Команда SE
6. Розрахунковачастина
7. Висновок
Додатки:
1. Структурна схема
2. Таблиці мікрокоманд
3. Схема БОД
4. Схема БПП
5. Схема БМУ
6. Схема ОЗП
7. Схема БВС
1.ВСТУП
Укурсовому проекті необхідно розробити ЕОМ, що складається з процесора (П),оперативного запам’ятовуючого пристрою (ОЗП), постійного запам’ятовуючогопристрою (ПЗП), зовнішніх пристроїв (ЗП). ОЗП і ПЗП зтворюють основну пам’ять(ОП). У кожен момент часу можливе звертання тільки до однієї комірки пам’яті. ВОП адресується кожен байт. ЗП можуть бути активні і пасивні. Активні ЗП навідміну від пасивних можуть формувати запит, що вказує на необхідність обмінуінформацією з ОП. Обмін інформацією здійснюється під керуванням БПП свикористанням системи переривань.
Розроблена ЕОМ повинна моделювати систему команд ЕС ЕОМ.
Детальнарозробка команд припускає складання алгоритму виконання команди в точності івідповідності з її реалізацією в ЕС ЕОМ, і складання по йому мікропрограмивиконання команди як у символічної, так і в цифровій формі з вказівкою комірокПЗП в який розміщені окремі мікрокоманди. При проектуванні мікропрограмногопристрою управління вважати, що всі команди по складності реалізаціїрівноцінні, а їхня мікропрограма складається з такої ж кількості мікрокоманд,як і мікропрограма окремо розробленої команди. З цих даних визначається ємністьЗП мікропрограми і розміщення в йому мікропрограм окремих мікрокоманд.
2. Вибір завдання
Номер залікової книжки971694, що в 16-річному виді представлено як ED3AE. Удвійковой формі номер заліковки представляється так:
00111010 1110
a b c
Звідси всінеобхідні числа для вибору завдання представлені в таблиці 1.
Таблиця 1.a1 a2 a3 a4 b1 b2 b3 b4 c1 c2 c3 C4 1 1 1 1 1 1 1
Требуеться розробитимікроЭОМ зі слідуючими характеристиками:
· серія мікросхем 1804;
· довжина ячейки пам`яти йразрядность МП — 64 біт;
· ємність ОП 256 Кбайт;
· число зовнішніх пристроїв 63;
· мікросхеми ОЗП541РУ2;
· мікросхеми ППЗП 556РТ6;
· реалізація машинних команд SE, HER.
3. Cтруктурна схема мікро-ЕОМ
Структурна схема приведена на рисунку в додатку 1.Мікро_ЕОМ складається із слідуючих елементів:
· операційоний пристрій (ОП);
· блок микропрограмного управління(БМУ);
· блок приоритетів переривань (БПП);
· блок синхронізації (БС);
· схема обміну інформації (СОІ);
· оперативний запам`ятовуючийпристрій (ОЗП);
· зовнішні пристрої (/>-/>).
Структурна схема мікро-ЕОМ представляє загальнийпринцип роботи всієї мікро-ЕОМ.
ОП виповнює обробку данних, поступаючих до нього,забезпечує зберігання та видачу признаків результатів, отриманих в ОП,формування слова стану.
БМУ забеспечує прийняття виконуваної команди ізОЗП, преобразування кода команди для подальшого обчислювання, виробка адресимікрокоманди для пам`ятімікропрограм, формування необхідного формату мікрокоманди для керування БІСамиЕОМ, а також забеспечує перехід на мікропрограму-відробник вектору переривання,адреса якого надходить з блоку БПП.
БПП забеспечує прийняття запросів від зовнішніхпристроїв, керування приоритетами ліній переривань, формування векторапереривання та по цьому вектору формування адреси відробнику переривання дляБМУ.
В ОЗП зберігаються команди, які необхідновиконувати на даній мікро-ЕОМ, причому записані у системі ЕС ЕОМ, системукоманд якої емулює розроблена мікро-ЕОМ.
БС забеспечує усі схеми ЕОМ стабільними тактовимипослідовностями, формірує машинні цикли для БІС.
В загальному виді мікро ЕОМ функціонує слідуючимобразом: Виконувана командазчитується з ОЗП та попадає на БМУ. БМУ преобразує код команди та починаєвиконання мікропрограми обробки поданої мікрокоманди. Під час виконуваннямвкрокоманд БМУ програмує мікропроцесорний комплект на виконання конкретнихоперацій згідно алгоритму. Якщо у час виконання програми надходить перериваннявід зовнішнього пристрою, БПП формує запит на переривання та адресу обробникапереривання, та БМУ починає обробку переривання.
4. Функціональна схема микро-ЕОМ
4.1 Арифметикологічний пристрій
Арифметико-логічнийпристрій (АЛП) призначено для виконання арифметичних і логічних операцій,операнди для яких або безпосередньо надходять із шини даних (ШД), або читаютьсяз внутрішнього реєстрового запам’ятовуючого пристрою (РЗП) АЛП, адреса для якийнадходить зі ШД. АЛП містить:
· шістнадцять центральнихпроцесорних елемента (ЦПЕ) К1804ВР2;
· контролер станів К1804ВР2;
· схема прискореногопереносу К1804ВР1;
БІСК1804ВР2 являє собою 4-розрядну нарощувану мікропроцесорну секцію (МПС) зпідвищеними алгоритмічними можливостями й орієнтована на обробку складнихарифметичних алгоритмів. Володіючи секционированной структурою, даний ЦПЕдозволяє за рахунок об’єднання декількох БІС будувати процесори (чи АЛП)довільної розрядності, кратної 4.
ДанаМПС керується кодом мікрокоманди, поданим на входи I0-I8, у залежності відзначення якого БІС вибирає джерела операндв, виконувану над ними операцію іприймач результату цієї операції.
БІСК1804ВР2 призначена для замикання даних навколо МПС К1804ВР2 при побудові АЛПмікро-ЕОМ, забезпечуючи також функції регістра стану і формірователя сигналупереносу.
Підвпливом зовнішніх сигналів управління дана БІС формує сигнали для організаціїзрушень і переносів в АЛП, а також, обробляючи ознаки стану, що надходять з АЛПблоку обробки даних:
· перенос (C);
· нульовий результат (Z);
· знак результату (N);
· переповнення (OVR),
формує сигнал умови дляорганізації розгалужень як у програмах, так і в мікропрограмах.
Для порівняннядвох чисел необхідно подать ці числа на АЛП, організувати їхнє вирахування, ана шину управління БІС К1804ВР2 подать команду порівняння по необхідній умові.Після чого КС за значенням C, Z, N, OVR сформує на виході CT сигнал низькогорівня, якщо задана умова виконується, чи сигнал високого рівня, якщо воно невиконується.
4.2Блок мікропрограмного управління
Блок мікропрограмногоуправління використовується для управління послідовністю мікрокоманд та міститьв собі:
· регістр команд (РгК) на К1804ИР2;
· дешифратор начальної адресимікропрограми на базі двох БІС ПЗУ К556РТ6;
· формувач адреси мікропрограмиК1804ВУ4;
· пам`ять мікропрограм(ПМП) на базі семи БІС К556РТ6;
· регістр мікрокоманд (РгМК) на базі7 БІС К1804ИР2;
· мультиплексор для вибору істочникупереривання.
БІС К1804ВУ4 представля зсебе 12-розрядну схему
Керування адресом мікрокоманди та призначена дляформуванняадреси ПЗП мікрокоманд ємністю до 4Кслів в составі пристроївмікропрограмного управління. Крім того, подана БІС забеспечує:
· отримування наступної адресишляхом нарощування лічильника адресів на 1;
· многократний півтор одногой того ж адреса;
· умовний чи безумовнийперехід до адреси, поданому чи з внутрішніх істочників, чи з вхідної шини БІС.
· Умовний чи безумовнийперехід до подпрограми;
· Організація циклів.
Під впливом зовнішніхсигналів керування БІС формує послідовність адресів, які поступають на пам`ять микропрограм. Послідовності адресівкожного разу будуть отвічати послідовності мікрокоманд, вібраній з пам`ятімікропрограм.
БІС К1804ВУ4керується кодом мікрокоманди, що подається на входи І0-І3, а також сигналами навходах СС (дозвіл переходу) та ССЕ (дозвіл аналізу сигналу на СС). Крім адресина вихідній шині, БІС формірує три керуючих сигнали (VE, PE, PE), за допомогою яких здійснюється підключеннядо вхідної шини БІС одного з трьох зовнішніх істочників адреси – чи региструмікрокоманд (РгМК) (РЕ), либо дешифратору начальних адресів (МЕ), чи з блокуобробки переривань (VE). Для кожної мікрокоманди виробляється тількиодин сигнал дозвілу зовнішнього істочнику.
4.3.Блок обробки запитів переривань
Блокобробки запитів переривань (БОЗП) призначений для фіксування запитів напереривання, формування адреси початку мікропрограми обслуговування запиту напереривання, що має найвищий пріоритет серед усіх що прийшли, а також длявироблення сигналу запиту на обслуговування переривання, що разом з адресоюнадходить на БМУ. БОЗП містить у собі:
· БІС узгодження БІСК1804ВН1 з К1804ВР3;
· вісім БІС пріоритетного переривання К1804ВН1;
БІСК1804ВН1 являє собою 8-розрядну мікропрограмувальну схему пріоритетноговекторного переривання і призначена для обробки запитів на переривання, щонадходять по 8 вхідних шинах від різних пристроїв, відповідно до їхнього рівняпріоритету. БІС може реєструвати як рівневих, так і імпульсні запити, щонадходять на входи INR7-INR0. Якщо на керуючий вхід СОМО поданий низькийрівень, то БІС реєструє імпульсні запити. Пріоритет отриманого запитупорівнюється з тим, що міститься у внутрішньому регістрі стану, і якщо він ненижче останнього, то БІС фіксує його і виставляє його номер на вихідну шинуV3-V0.
БІСК1804ВР3 являє собою керований пріоритетний шифратор 8х3 і призначена дляспільної роботи з БІС К1804ВН1 у складі БОЗП із кількістю рівнів пріоритетів,великим 7. Один такий шифратор обслуговує до 8 БІС К1804ВН1 (БОЗП на 31 рівняпріоритетів).
4.4.БЛОК ВНУТРІШНЬОЇ СИНХРОНІЗАЦІЇ
Блок внутрішньої синхронізації(БВС) являє собою системний тактовий генератор і призначений для синхронізаціївнутрішніх блоків процесора. Він зібраний на єдиній БІС К1804ГГ1, що маєстабілізований (за допомогою зовнішнього кварцевого резонатора) генераторопорної частоти від 1 до 30 МГц, мікропрограмувальну тривалість циклу тактовихімпульсів від 3 до 10 періодів опорної частоти і стану «робота», «останов»,«чекання», «кроковий режим».
4.5 Блок основної пам`яті
Згідно завданню ОПсоставляє 256 Кбайт пам`яті ОЗП. Одне слово займає 64 біт. В кожниймомент часу може бути звертання тільки до однієї ячейки пам`яти. У схемівикористовуються статичні ОЗП К541РУ2.
Використані в роботі мікросхемиОЗП мають ємність 4 Кбіт з організацією 1*4Кбіт, тому наш модуль ОЗП будеорганізований у 32 банки по 16 мікросхеми в одному. Один банк має ємність4*16=64Кбіт=8Кбайт з розрядністю слова 64 біт.
Для адресації банків розроблена схема дешифрації старшихрозрядів адреси. Цей дешифратор побудований на п`яти дешифраторах (типу 3в 8), включених у каскадному включенні. Це дозволяє адресувати 32 банки,використовуючи старші 5 адресні розряди А10-А14. З виходів дешифраторівсигнали виборки поступають на входи CS мікросхем ОЗП.
Пам`ять маєдвунаправлену шину даних, тому для правильного керування буферними регистрамирозроблена схема на елементах АБО та НІ, яка керує входами дозвілу роботирегистрів. Регистр читання відкривається тільки коли активні сигнали CS та RD, регистр запису – коли активні CS та WR.
5. Розробка мікропрограми
Під створенням мікропрограмимається в виду запис прошивки ПЗП мікропрограм, тобто запрограмувати значенняусіх бітів при виконанні кожної команди.
Розряди мікрокомандикерують работой усіх узлів мікропроцесорного приладу:керування блоком обробки даних, блоком виконання команд, приладом приоритетногопереривання, трактом даних та усіма остальними приладами.
Мікропрограмирозрізняються по длині в залежності від типу команди: длякоманд типу регистр-регистр достатньо чотирьох тактів, але для команд типурегистр-пам`ять необхідно вже не менше семи мікрокоманд, тому щотреба додатково обчислювати адреси операнду та загрузка його із пам`яті.
При виконуванні команд загальними у всіх є мікрокоманди, якіреалізують слідуючі функції: формування адреси команди, вибірка команди,декодування команди. Подальші шаги мікропрограм залежать від конкретноїкоманди.
5.1 Команда HER
Ця команда виконуєаріфметичний здвиг вліво з нормалізацієй. Вона має формат “регистр-пам`ять” та зписується так:
HER b1, r2, d1
де r2 — адреса ОЗП, де зберігається здвигаєме число й куди будезаписан результат операції;
b1 — адреса ЗП, в якому зберігається базове значення кількості здвигаємих розрядів;
d1 — кількість розрядів, на яку буде здвигатись число r1.
Сумарна кількість здвигів визначається підсумовуванням змісту ОЗП b1 і значення d1.Алгоритмвиконування команди представлений на рисунку
/>
5.2Команда SE
Команда SE — віднімання з нормалізацієй.
Формат команди:
SE r1, s2
Алгорітм виконування: покоманді SE другий операнд, який знаходится у пам`яті за адресою s2 (адреса повинна знаходитисьна границі слова),віднімається з першого операнду, й нормалізована разность розміщається на местіпершого операнду в регистр r1.
Блок-схема виконаннякоманди:
/>ПОЧАТОК
Формування адреси команди
Вибірка
команди
Декодування
Вибірка зміщення
Формування адреси операнду
Выбірка операнду
Виконання команди
КІНЕЦЬ
6. РОЗРАХУНКОВА ЧАСТИНА
Для спроектованої мікро-ЕОМ необхідно провести деякі оцінні розрахункитехнічних характеристик. Потрібно визначити споживану потужність усієїмікро-ЕОМ, період проходження тактових імпульсів і час виконання командописаних раніше.
Розрахуємо приблизну споживану потужністьмікро-ЕОМ. Для цього просумуємо потужності всіх пристроїв, що входять до складуданої мікро-ЕОМ, що у свою чергу одержуємо підсумовуванням потужностеймікросхем, що входять до складу цих пристроїв.Прилад ІМС потужність, Вт Кол-во, шт. Сум. потужність для приладів, Вт Сум. потужність для ЕОМ, Вт БОД К1804ВС2 К1804ВР1 К1804ВР2
1,75
0,57
1,6
16
5
1 32,45 319,07 БОП
К1804ВН1 К1804ВРЗ К1533ИД7
К556РТ6
1,525
0,12
0,005
0,95
8
1
1
2 13,325 ОЗП К541РУ2 К1804ИР2 К555ИД7
0,5
0,19
0,005
512
18
5 259,445 БС К1804ГГ1 0,48 1 0,48 БМУ К1804ВУ4 К1804ИР2 К556РТ6 К555КП6 К555ЛП6
1,72
0,19
0,95
0,005
0,005
1
11
9
1
1 12,37
Виберемо тактову частоту. Максимальні значення часу затримки поширеннясигналів будуть для модуля БОД и ОЗП.
Тзд.р.Бод=Тзд.р.вс2+ 2 * Тзд.р. bp1 + Тзд.р. вр2 = (120 + 2 * 15 + 60) * 10-9= 210 нс.
Тзд.р.озу=2Тзд.р. ид7 + Тзд.р. ир2 + Тзд.р. РУ2 =(20 + 45 + 140) * 10-9 =205 нс.
Тзд.р.max = mах(Тзд.р. озу, Тзд.р. Бод) == 210 нс. Максимальна тактова частота з урахуваннямдодаткових затримок :
F = |1 / Тзд.р. mах| = 1 / (210 * 10-9) | =4 МГц. Тоді період проходження тактових імпульсів складе :
Т=1/F=1/(4* 106) =250 нс.
Знайдемо время виконання команд. Тому що командаSE виконується 16+1 циклів, то час ее виконання складе :
tDD = Т * 16 = 4 мкс.
КомандаHER виконується за 1+1+16+1=19циклів. Таким чином, часвиконання командиHER складає :
ТhER=Т* 19 =4,75 мкс
7. ВИСНОВОК
У ходівиконання курсової роботи була спроектована ЕОМ, що по своїх параметрах єабсурдною з технічної точки зору. Причиною цього є не коректно поставленітехнічні вимоги:
* Завищена розрядністьпристрою(64-х розрядна шина даних, це занадто багато 4-х розрядних секційнихБІС).
* Великий обсяг основноїпам’яті, при малій розрядності складових її елементів, що привело донеобхідності використання декількох сотен мікросхем.
* Висока споживанапотужність ( близько 60 А, при напрузі питання 5 В виходить 350 Вт )
* Не узгодження параметрівза коефіцієнтом розгалуження ( до одного виходу навантажується під несколькосотень входів).
У такий спосіб такая ЕОМ фізично не можефункціонувати..
Додаток 1
Структурна схема />/>
Додаток2
Мікропрограмадля команди HER
K1804BC2 K1804BУ4 K1804BP2
K1804
BH1 RAM MI[8..5] MI[4..1] MI0 EA OEY IEN OEB MI[3..0] RLD I[12..6]
MI
[3..0] EI CS
WR
/
RD
xxxx xxxx x 1 1 1 1 1110 1 xxxxxxx 1101 x 1
xxxx xxxx x 1 1 1 1 1110 1 xxxxxxx 1101 x 1 x
xxxx xxxx x 1 1 1 1 1110 1 xxxxxxx 1101 x 1
0100 0011 1 1110 1 00xxxxx 1101 x 1 x
xxxx xxxx x 1 1 1 1 0100 xxxxxxx 1101 x 1
1000 0100 x x 1000 1 0010000 1101 x 1 x
xxxx xxxx x 1 1 1 1 1110 1 xxxxxxx 1101 x 1 x
xxxx xxxx x 1 1 1 1 1110 1 xxxxxxx 1101 x 1 x
xxxx xxxx x x x x x 0010 1 xxxxxxx 1101 x 1 x
/> /> /> /> /> /> /> /> /> /> /> /> /> /> /> /> /> /> /> />
Мікропрограма для команди SEK1804BC2 K1804BУ4 K1804BP2 K1804BH1 RAM IEN[16-1] MI[8..5] MI[4..1] MI0 EA OEY IEN OEB MI[3..0] RLD I[12..0]
MI
[3..0] EI CS
WR
/
RD 111110000001111 0100 0001 1 1110 1 01xxxxx001011 1101 1 111111111111111 xxxx xxxx x 1 1 1 1 1011 1 00xxxxx001010 1101 1 x 111110000001111 0011 0000 1 1110 1 01xxxxx001010 1101 1 x 111111111110000 1111 0100 1 1110 1 00xxxxx001011 1101 1 x 111110000000000 xxxx xxxx x 1 0010 1 xxxxxxxxxxxxx 1101 1 x
/>