КАНАЛ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Альбом документів курсового проекту по дисципліні “Комп’ютерна схемотехніка ” Харків 2005 Анотація В курсовому проекті розроблено канал послідовної передачі 24-х розрядних даних із використанням мультилексорів і демультиплексорів. Розробка виконана на мікросхемах ТТЛ-логіки 155 серії. В пояснювальній записці приведені необхідні обґрунтовування, розрахунки та описи принципу дії як пристрою
в цілому, так і його окремих функціональних блоків та вузлів. Виконано перевірку працездатності пристрою з використанням пакету EWB. Альбом документів курсового проекту, крім пояснювальної записки, вміщує також структурну, принципову та функціональну схеми пристрою. Аннотация В курсовом проекте разработан канал последовательной передачи 24-х разрядных данных с использованием мультиплексоров и демультиплексоров.
Разработка выполнена на микросхемах ТТЛ-логики 155 серии. В пояснительной записке приведены необходимые обоснования, расчет и описание принципа действия устройства, отдельных блоков и узлов. Проведена проверка работоспособности устройства с использованием пакета EWB. Альбом документов курсового проекта, кроме пояснительной записки, содержит также структурную, принципиальную и функциональную схемы устройства. Annotation There is a development of channel of sequential transfer
of 24-bit data with multiplexers and demultiplexers usage in a term paper. The development is run for microcircuits TTL – logic of 155 series. In the explanatory notes there are necessary motivations, calculations and descriptions of the principle of action of the devices as a whole and its separate functional blocks and nodes. The performance check of the device with the usage of EBM package has been carried out. The album of the documents of the term paper contents the structure, principle and functional device schemes of the device and the explanatory notes as well. МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ Національний технічний університет “Харківський політехнічний інститут” Кафедра обчислювальної техніки та програмування ЗАТВЕРДЖУЮ Завідуючий кафедрою ОТП (Xx.) “ ” 2005 р.
КАНАЛ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Відомість проекту Розробники Керівник проекту (Xx) “ ” 2005 р. Виконавець (Xx.) “ ” 2005 р. Харків 2005 Формат Зона Поз. Позначення Найменування Кільк. Нотатки Документація загальна А4 X ТЗ Технічне завдання 2 А4 X ПЗ Пояснювальна записка 30 А4 X Е1 Канал послідовної передачі даних 1
А3 X Е2 Канал послідовної передачі даних 1 А3 X Е3 Канал послідовної передачі даних 1 А4 X ПЕ Перелік елементів 1 X ВП Змін. Літ № докум Підпис Дата Канал послідовної передачі даних Відомість проекту Літ Лист Листів Розроб. Xx. К 2 Перевір. Xx НТУ "ХПІ" Кафедра ОТП Затв. Xx.
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ Національний технічний університет “Харківський політехнічний інститут” Кафедра обчислювальної техніки та програмування ЗАТВЕРДЖУЮ Завідуючий кафедрою ОТП (Xx.) “ ” 2005 р. КАНАЛ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Технічне завдання Розробники Керівник проекту (Xx) “ ” 2005 р. Виконавець (Xx.) “ ” 2005 р.
Харків 2005 Технічне завдання Найменування: Канал послідовної передачі даних Призначення: Канал послідовної передачі даних між двома зовнішніми пристроями. Технічні характеристики: Розрядність даних: вхідних 24 вихідних 24 Основні елементи: MUX і DMUX Використовувана серія мікросхем: 155 Дані для передачі і сигнал ввімкнення передачі задаються зовнішнім сигналом. Канал послідовної передачі даних повинен бути побудован з використанням мультиплексорів і демультиплексорів, а також із додатковою індикацією передачі даних. МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ Національний технічний університет “Харківський політехнічний інститут” Кафедра обчислювальної техніки та програмування ЗАТВЕРДЖУЮ Завідуючий кафедрою ОТП (Xx.) “ ” 2005 р.
КАНАЛ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Пояснювальна записка Розробники Керівник проекту (Xx) “ ” 2005 р. Виконавець (Xx.) “ ” 2005 р. Харків 2005 Реферат Даний документ є пояснювальною запискою об’ємом 30 аркушів. В пояснювальній записці приведено 10 таблиць, 4 рисунки, використано 11 джерел літератури. Ключові слова: КАНАЛ, МІКРОСХЕМА, ІНДИКАЦІЯ, ПОСЛІДОВНА
ПЕРЕДАЧА ДАНИХ, МУЛЬТИПЛЕСКОР, ДЕМУЛЬТИПЛЕКСОР. В курсовому проекті розроблено схему каналу послідовної передачі 24-х розрядних даних, виконану на мультиплескорах і демультиплексорах. Розробка виконана із застосуванням мікросхем ТТЛ-логіки 155 серії. В пояснювальної записці приведені обґрунтування побудови схеми, швидкодії схеми, розрахунки і опис принципу дії, як пристрою в цілому, так
і його окремих функціональних блоків і вузлів. Проведено моделювання розробленого пристрою у пакеті моделювання EWB. Реалізовано індикацію передачі даних по каналу під час роботи пристрою. Зміст Вступ I. Розробка структурної схеми каналу послідовної передачі даних II. Розробка функціональної схеми каналу послідовної передачі даних III. Розробка принципової схеми каналу послідовної передачі даних
IV. Моделювання каналу послідовної передачі даних V. Розрахунок основних параметрів і характеристик каналу 1. Розрахунок часових характеристик каналу 2. Розрахунок токів і потужності, що споживаються пристроєм 3. Розрахунок надійності пристрою Висновки Список використаної літератури Позначення Найменування Кількість Конденсатори С1 КМ-6-9-130 пФ +-10% ОЖО 464.023 ТУ 1 С2 КМ-6-9-68 мкФ +-10% ОЖО 464.023 ТУ 1 С2-С39 КМ-6-9-0,68 мкФ +-10% ОЖО 464.023 ТУ 37 Резистори R1 МЛТ-0,125-10 кОм +- 10% 1 R2, R3 МЛТ-0,125-100 Ом +- 10% 2 Світлодіоди VD1, VD2 АЛ307В 2 Мікросхеми
DD1-DD3, DD39-DD41 К155ИР13 6 DD4 К155ЛИ1 1 DD5 К155АГ1 1 DD6, DD12, DD42 К155ТВ1 3 DD7-DD9, DD11 К155КП7 4 DD10, DD23-DD26 К155ЛН1 5 DD13 К155ИЕ5 1 DD14, DD15, DD17-DD22 К155ИД7 8 DD16 К155ЛА2 1 DD27-DD38 К155ТМ2 12 Розняття ХР1, ХР2 Вилка ГРП М1-61ШУ2 Кео.364.006 ДТУ 2 X ПЕ
Змін Літ № докум Підпис Дата Канал послідовної передачі даних Перелік елементів Літ Лист Листів Розроб. Xx. К 1 1 Перевірив Xx НТУ "ХПІ" Кафедра ОТП Затв. Xx. Технічне завдання Найменування: Канал послідовної передачі даних Призначення: Канал послідовної передачі даних між двома зовнішніми пристроями.
Технічні характеристики: Розрядність даних: вхідних 24 вихідних 24 Основні елементи: MUX і DMUX Використовувана серія мікросхем: 155 Дані для передачі і сигнал ввімкнення передачі задаються зовнішнім сигналом. Канал послідовної передачі даних повинен бути побудован з використанням мультиплексорів і демультиплексорів, а також із додатковою індикацією передачі даних.
Реферат Даний документ є пояснювальною запискою об’ємом 30 аркушів. В пояснювальній записці приведено 10 таблиць, 4 рисунки, використано 11 джерел літератури. Ключові слова: КАНАЛ, МІКРОСХЕМА, ІНДИКАЦІЯ, ПОСЛІДОВНА ПЕРЕДАЧА ДАНИХ, МУЛЬТИПЛЕСКОР, ДЕМУЛЬТИПЛЕКСОР. В курсовому проекті розроблено схему каналу послідовної передачі 24-х розрядних даних, виконану на мультиплексорах
і демультиплексорах. Розробка виконана із застосуванням мікросхем ТТЛ-логіки 155 серії. В пояснювальної записці приведені обґрунтування побудови схеми, швидкодії схеми, розрахунки і опис принципу дії, як пристрою в цілому, так і його окремих функціональних блоків і вузлів. Проведено моделювання розробленого пристрою у пакеті моделювання EWB. Реалізовано індикацію передачі даних по каналу під час роботи пристрою. ЗМІСТ ВСТУП 4 I. РОЗРОБКА СТРУКТУРНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ 5 II. РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ 7 III. РОЗРОБКА ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ… 9 IV. МОДЕЛЮВАННЯ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ
ДАНИХ 20 V. РОЗРАХУНОК ОСНОВНИХ ПАРАМЕТРІВ І ХАРАКТЕРИСТИК КАНАЛУ 23 5.1. Розрахунок часових характеристик каналу 23 5.2. Розрахунок токів і потужності, що споживаються пристроєм 25 5.3. Розрахунок надійності пристрою 26 ВИСНОВКИ 28 СПИСОК ВИКОРИСТАНОЇ ЛІТЕРАТУРИ 30 ВСТУП Кожний складний електронний пристрій складається
із окремих функціональних блоків і вузлів, що виконують окремі специфічні функції. Для об’єднання окремих блоків (наприклад в ЕОМ процесор, ОЗП, накопичувачі і ін.) у цілісну систему необхідна наявність каналів передачі даних між окремими блоками обчислювальної системи. Тобто канали передачі даних дозволяють поєднати окремі вузли у цілісну систему для реалізації управління головного блоку підпорядкованими пристроями
і обміну інформацією між ними під час взаємодії [1]. Важливість правильної організації і побудови каналів передачі даних полягає в тому, що часто вони є вузьким місцем в системі "пристрій – канал – пристрій", чим можуть обмежувати можливості всієї системи в цілому. Ця проблема вирішується збільшенням пропускної спроможності каналу шляхом ущільнення даних, що передаються [2], модуляцією сигналу або збільшенням кількості провідників
інформаційного сигналу в самому каналі передачі даних [3]. З іншого боку, при передачі даних на велику відстань постає потреба економії матеріалів і зменшення кількості жил в провіднику. Також стоїть проблема вибору носія інформаційного сигналу: це можуть бути радіоканал різних діапазонів, провідний канал, оптичний канал і ін. Все залежить від задач, які стоять перед розробником пристрою і тих технічних рішень які він запропонує. В даній курсовій роботі поставлено задачу розробки пристрою послідовної передачі даних по провідному каналу згідно із технічним завданням. I РОЗРОБКА СТРУКТУРНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Канал передачі даних можна представити в загальному вигляді (Рис. 1.1): КУА – канало утворююча апаратура Рисунок 1.1
Загальна схема каналу передачі даних Тобто, канал передачі даних представляє собою з’єднувач-провідник, визначений на схемі як тракт передачі, і каналоутворюючу апаратуру (КУА1), що готує вхідні дані до передачі, управляє процесом передачі і формує вихідні дані на іншому боці пристрою (КУА2) [4]. Саме такий принцип побудови каналу передачі даних взято нами за основу при розробці структурної схеми пристрою (X Е1). В нашому пристрої на вході дані приймає
і зберігає, протягом передачі, блок збереження вхідних даних. З його виходів послідовно, під керівництвом системи управління передачею, дані знімаються і формуються із паралельного коду у послідовний, у блоці перетворення паралельного коду у послідовний, після чого поступають в канал передачі. На іншому кінці каналу дані послідовно знімаються, знов формуються у паралельний код у блоці перетворення послідовного коду у паралельний
і, по завершенні передачі, записуються у блок збереження вихідних даних. Канало-утворююча апаратура (КУА) включає світлові індикатори на вході і виході, що сигналізують про роботу пристрою. Сигналізацію виконано таким чином, що при передачі інформації маємо сигнал о зайнятості пристрою. Процес передачі даних проходить під керівництвом блока
управління передачею даних, що запускається із приходом сигналу "Start" і синхронізується блоком синхронізації передавача. Запуск передачі нових даних неможливий, доки пристрій не завершить увесь цикл передачі, про що можна довідатись тільки по зміні сигналу індикатора. II РОЗРОБКА ФУНКЦІОНАЛЬНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Згідно із структурою схемою, розглянутою в попередньої главі, проаналізуємо, які мікросхеми потрібні для реалізації технічного завдання и розробимо функціональну схему пристрою (X Е2). Блок збереження вхідних даних можна реалізувати на базі регістрів на 24 входи (DD1), загрузка даних в ці регістри відбувається із приходом логічної одиниці сигналу "Start". 24-розрядні дані із виходів регістрів поступають на входи селектора–мультиплексора (24&
#8594;1) (DD6), що, згідно із керуючими сигналами блока управління передачею даних, формує із паралельного коду послідовний. Послідовні дані побітно поступають на вхід демультиплексора (1→24) (DD7), який, згідно із управляючими сигналами, що поступають із блока управління (DD2-DD5, DD7), формує на виході паралельний код, в якому і-й розряд відповідає біту, що прийшов на вхід, інші розряди заповнені "1".
Тобто інформаційним є лише і-й біт, заданий кодом на входах А1-А5 демультиплексора. Паралельно із демультиплексором ми використали дешифратор на 24 входи (DD8), що згідно із управляючими сигналами А1-А5, формує на відповідному виході управляючий сигнал "1", інші виходи – "0". Дані з виходів демультиплексора поступають на інформаційні входи групи D-тригерів (24 шт.) (DD9), а управляючі сигнали
із виходів дешифратора (DD8) – на управляючі входи цієї групи D-тригерів. Завдяки цьому послідовний код із тракту передачі послідовно записується у вигляді паралельного в D-тригери так, що на виходах групи D-тригерів, по завершенні передачі останнього біта, сформовано 24-розрядний паралельний код, який відповідає даним, що прийшли на вхід нашого пристрою. Паралельні дані із виходів групи D-тригерів поступають в блок збереження вихідних даних (DD10), що реалізовано на групі регістрів, які завантажують результуючі дані по управляючому сигналу на 24-му виході дешифратора, що означає завершення передачі. Увесь процес передачі проходить під керівництвом блока управління передачею даних, який із приходом сигналу "Start" завантажує вхідні дані у вхідні регістри і потім формує сигнали А1-А5, що задають числа від 0 до 23, які відповідають за передачу відповідного
біту даних. Блок управління передачею даних можна поділити на дві частини: лічильник від 0 до 23 (DD7) і тригер, що запирає. Тригер представляє собою RS-тригер (DD4), пов’язаний із своїм входом S зворотним зв’язком через елемент "2 ТАК" (DD2). Коли пристрій не працює на виході Q’ тригеру встановлений сигнал "1". Коли приходить сигнал "
Start", елемент "2 ТАК" пропускає імпульс, по якому завантажуються вхідні регістри (DD1), і тригер встановлюється в "1", після чого на виході Q’ встановлюється "0", який запирає сигнал " Start " через схему "2 ТАК". В цей час на виході тригера Q встановлюється "1", що через інший елемент "2
ТАК" (DD5) відкриває шлях синхроімпульсам із блоку синхронізації передачі даних (DD3) на вхід лічильника із модулем рахунку 24. На виході лічильника (DD7) під дією синхроімпульсів формується керуючий код А1-А5. Коли лічильник дорахує до 23, він встановлюється в "0" і поступає сигнал "1" на вхід R тригера і тригер встановлюється в "0", в результаті чого відкривається шлях для нового сигналу "
Start" і закривається шлях для синхроімпульсів. Таким чином схема блока управління передачею даних запускається із приходом "1" на вхід "Start", після чого запирається і не реагує на нього доки не виконає рахунок від 0 до 23, тобто повний цикл передачі. Після цього вона знов відкривається і чекає наступного сигналу "Start" щоб почати передачу. Блок управління передачею даних синхронізується блоком синхронізації (DD3), який реалізований на одновібраторі, що вмикається сигналом "1" на вході "Start". III РОЗРОБКА ПРИНЦИПОВОЇ ЕЛЕКТРИЧНОЇ СХЕМИ КАНАЛУ ПОСЛІДОВНОЇ ПЕРЕДАЧІ ДАНИХ Згідно із розробленою функціональною схемою для побудови принципової електричної схеми каналу послідовної передачі даних (X
Е3) вибираємо реальні мікросхеми і обґрунтовуємо схемотехнічні рішення, прийняті при використанні кожної з них. Під час розробки принципової електричної схеми були використані регістри, мультиплексори, демультиплексори, тригери, логічні елементи і одновібратор, що були надані 155-ою серією мікросхем. Регістри В якості регістрів використаємо мікросхеми К155ИР13 (DD1-DD2, DD40-DD41). Мікросхема представляє собою універсальний зсувний регістр, його таблиця
істинності і функціонування має наступний вигляд (Табл. 3.1) [5, 6]: Таблиця 3.1 Таблиця істинності і функціонування К155ИР13 MODE SERIAL PARALLEL OUTPUTS R’ S1 S0 C LEFT RIGHT D1 D8 Q1 Q2 Q7 Q8 0 x x x x x x 0 0 0 0 1 x x 0 x x x Q10 Q20 Q70 Q80 1 1 1 POS x x d1 d8 d1 d2 d7 d8 1 0 1
POS x 1 x 1 Q2n Q7n Q8n 1 0 1 POS x 0 x 0 Q2n Q7n Q8n 1 1 0 POS 1 x x Q1n Q2n Q7n 1 1 1 0 POS 0 x x Q1n Q2n Q7n 0 1 0 0 x x x x Q10 Q20 Q70 Q80 Ми використовуємо регістри лише як буферні елементи, тому сигнал "Load" (завантажити) одночасно подається на входи C, S0, S1, по передньому фронту якого дані на входах
D1-D8 поміщуються в регістр, в інших випадках регістр зберігає дані. Входи Left і Right не використані, а на вході збросу R завжди "1". Мультиплексори В якості блока перетворення паралельних даних в послідовні використано мультиплексори К155КП7 (DD7-DD9, DD11). Таблиця їх істинності і функціонування приведена нижче и має наступний вигляд (Табл. 3.2) [5, 6]: Таблиця 3.2 Таблиця істинності і функціонування К155КП7 Select Strobe Outputs A3 A2 A1 G’ Q Q’ x x x 1 0 1 0 0 0 0 D1 D1 0 0 1 0 D2 D2 0 1 0 0 D3 D3 0 1 1 0 D4 D4 1 0 0 0 D5 D5 1 0 1 0 D6 D6 1 1 0 0 D7 D7 1 1 1 0 D8 D8 На входи A1-A3 подаються селекторні управляючі сигнали, що задають котрий з восьми входів
D1-D8 буде скомутований на виходи Q і його інверсний аналог Q Логічну функцію мультиплексора К155КП7 можна представити в наступному вигляді [5]: Q = D1A1’A2’A3′ + D2A1A2’A3′ + D3A1’A2A3′ + D4A1A2A3′ + + D5A1’A2’A3 + D6A1A2’A3 + D7A1’A2A3 + D8A1A2A3. На стробуючому вході завжди "0". В серії К155 немає мультиплесора на 24 входи, тому необхідний мультиплексом, зібраний на мультиплексорах
К155КП7, має пірамідальну структуру [4]. На першій сходинці сигнали селектуються по сигналам А1-А3, на другій – по сигналам А4-А5, при цьому з останньої сходинки сформований послідовний код знімається з інверсного виходу. Така побудова мультиплексорів забезпечує селекцію 24-х інформаційних сигналів зі входів на один вихід під керівництвом адресних сигналів А1-А5. Демультиплексори, дешифратори Перетворення послідовних даних в паралельний код
і дешифрація управляючих сигналів А1-А5 реалізована на мікросхемі К155ИД7 – дешифратор-демультиплексор (DD14-DD15, DD17-DD22). Таблиця істинності і функціонування має наступний вигляд (Табл. 3.3) [5, 6]: Таблиця 3.3 Таблиця істинності і функціонування К155ИД7 Select C2′ C1 C3′ A3 A2 A1 Q1 Q2 Q3 Q4 Q5 Q6
Q7 Q8 x x 1 x x x 1 1 1 1 1 1 1 1 x 0 x x x x 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 1 1 1 1 1 1 1 0 1 0 0 0 1 1 0 1 1 1 1 1 1 0 1 0 0 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 0 0 1 1 1 1 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 0 1 1 0 1 0 1 1 0 1 1 1 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 x x x Output corresponding to stored address 0; all others 1 Технічне завдання вимагає реалізувати передачу 24-розрядних даних, тому існує потреба у 5→24 дешифраторі і демультиплексорі. Серія К155 не містить таких мікросхем, тому необхідні елементи побудовані на мікросхемах меншої розрядності К155ИД7 (3→8). Мультиплексор має пірамідальну структуру [4]. Його перша сходинка (DD15), згідно з управляючими сигналами А4-А5, розподіляє інформаційний сигнал на три виходи, які потім демультиплексуються на другій сходинці (DD17-DD19) згідно з управляючими сигналами А1-А3 на 24 виходи. Інформаційний вхід – С1, на входи С2′ і С3′ подано "0".
Особливістю мікросхеми К155ИД7 є те, що на виході формується інверсний інформаційний сигнал. Тому на вхід першої сходинки демультиплесора поступає інвертований інформаційний сигнал (він формується на інверсному виході другої сходинки мультиплексора). Інверсний інформаційний сигнал перетворюється на першій сходинці у прямий, а потім знов
інвертується на другій сходинці демультиплексора [2]. Дешифратор сигналу А1-А5 на 24 виходи має структуру, подібну структурі демультиплексора [4]. На першу сходинку дешифратора (DD14) поступають управляючі сигнали А4-А5, що формують "0" на одному із виходів Q1-Q3. Інформація на виходах дешифратора першої сходинки
інвертується (DD10.3-DD10.5) і сигнал "1" (інверсний "0") управляє одним із трьох дешифраторів другої сходинки (DD20-DD22) згідно з управляючими сигналами А1-А3. На виходах дешифраторів розміщені інвертори (DD23-DD26), що інвертують сформований код. На інформаційний вхід (С1) дешифратора першої сходинки поступає "1", на інформаційні входи (С1) дешифраторів другої сходинки поступають двічі проінвертовані сигнали з
виходів Q1-Q3 дешифратору першої сходинки. На входи С2′ і C3′ подано "0". D-тригери Проміжне збереження результатів передачі реалізовано на здвоєних D-тригерах (DD27-DD38). Використані мікросхеми типу К155ТМ2. Таблиця істинності і функціонування одного D-тригера зображена нижче (Табл. 3.4) [5, 6]. Таблиця 3.4 Таблиця істинності і функціонування К155ТМ2 PRE CLR C D Q Q’ 0 1 x x 1 0 1 0 x x 0 1 0 0 x x 1 1 1 1 POS 1 1 0 1 1 POS 0 0 1 1 1 0 x Hold 12 корпусів К155ТМ2 забезпечують 24 окремих D-тригери. На них почергово з відповідних виходів демультиплексора записуються дані під керівництвом дешифратора. Тобто на інформаційні D-входи D-тригерів подається паралельний код з виходів демультиплексора,
а на управляючі C-входи D-тригерів подається код, сформований дешифратором. Таким чином, при передачі n-го біту на n-му виході дешифратора формується "1", що змушує n-й D-тригер завантажити біт, сформований на n-му виході демультиплексора. Тобто на D-тригерах послідовно побітно збирається 24-розрядне слово, що передається каналом передачі. Слід зазначити, що дані знімаються з інверсних виходів, тому на
D-тригерах формуються проінвертовані дані, це означає, що дані для завантаження в вихідні регістри (DDM39-DD41) слід знімати з інверсних виходів. Одновібратор Одновібратор задає синхросигнали, він реалізований на мікросхемі К155АГ1, таблиця істинності і функціонування якої приведена нижче (Табл. 3.5) [5, 6]. Таблиця 3.5 Таблиця істинності і функціонування К155АГ1 Входи Вихід A1′ A2′ B Q L x H L x L H L x x
L L H H ↓ L H ↓ H 1 ↓ H H 1 ↓ ↓ H 1 L x ↑ 1 x L ↑ 1 На входи A1′ і A2′ подано "0", що відповідає сигналу "L". Одновібратор запускається із приходом "1" ("H") на вхід B і не має можливості перезапуску (не реагує на вхідні сигнали доки не завершиться
цикл роботи). На виході Q мікросхеми формуються синхроімпульси, які задаються елементами C1 і R1. Частота вибирається згідно із загальною затримкою на мікросхемах каналу передачі і пошук буде розглянуто в пункті 5.1 ("Розрахунок часових характеристик каналу"). Відповідно до частоти вибираються і C1, R1. Лічильник Технічне завдання вимагає реалізувати передачу 24-розрядних даних, тому з’являється необхідність формувати управляючі сигнали номіналом від 0 до 23 (А1-А5), які будуть керувати послідовністю побітной передачі даних по каналу. По завершенні циклу рахунку процес передачі має завершитись. Дані задачі реалізує лічильник із модулем рахунку 24. Серія К155 надає лічильник К155ИЕ5, що має модуль рахунку 16 (DD13). Його таблиця істинності і функціонування приведена нижче (Табл.
3.6) [5, 6]. Таблиця 3.6 Таблиця істинності і функціонування К155ИЕ5 Reset in Output R01 R02 Q1 Q2 Q3 Q4 1 1 0 0 0 0 0 x Count x 0 Count Вхід С1 є інформаційним, а на С2 заведений сигнал з Q1. При подачі на R01 і R02 "1" лічильник обнулюється. Для того, щоб розширити лічильник до модуля рахунку 24 використано додатково
Т-тригер (DD12), який, з’єднаний послідовно із лічильником (DD13), утворює лічильник з модулем рахунку 32 (вихід Q тригера подається на вхід С1 лічильника) [4]. Т-тригер побудовано на основі мікросхеми К155ТВ1 – JК-тригера із логікою "3 ТАК" на вході. Таблиця істинності і функціонування цього тригеру приведена нижче (Табл.
3.7) [5, 6]. Таблиця 3.7 Таблиця істинності і функціонування К155TB1 P’ S’ C J K Q Q’ 0 1 x x x 1 0 1 0 x x x 0 1 0 0 x x x UNSTABLE 1 1 1 0 0 Q0 ‘Q0 1 1 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 Toggle Входи J1-J3, K1-K3, S’ об’єднані і на них подано "1". В такій побудові тригер працює як Т-тригер, вхід С
є інформаційним і на нього подаються синхросигнали, вхід R’ встановлює тригер в "0" [4]. Обмеження модуля рахунку до 24 реалізовано завдяки елементу "8 ТАК – НІ" (DD16) (мікросхема К155ЛА2) [5, 6]. Якщо на всі входи мікросхеми прийшли "1", то на виході схеми буде "0", в інших випадках – буде "1". 23 в двійковому представленні виглядає так: 10111. Тому сигнали А5, А3-А1 з виходів зібраного лічильника подається на входи елемента "8 ТАК – НІ" напряму, а сигнал А4 інвертується (DD10.2). На інші вільні входи елемента завжди подається "1". Цим досягається те, що коли лічильник сформує код 23 (10111), то на всіх входах елемента "ТАК – НІ" будуть всі "1" і мікросхема видасть сигнал "0".
Цей сигнал поступить напряму на вхід R’ Т-тригера (DD12) і проінвертований інвертором (DD10.1) подається на входи R01 і R02 лічильника (DD13), що означає встановлення повного лічильника в "0" – завершення циклу рахунку [4]. Тригери Окрім тригера DD12, використаного як Т-тригер для розширення лічильника, схема містить ще два тригери, які працюють як
RS-тригери: управляючий тригер (DD6) і тригер індикації (DD42) приймача. Входи J1-J3, K1-K3 об’єднані і на них подано "0", а на вхід С – "1". Згідно із таблицею істинності і функціонування (Табл. 3.7), з приходом "1" на вхід R’ і "0" на вхід S’ тригер встановлюється в "1", інакше – в "0".
Індикатори Згідно із технічним завданням передача даних по каналу має супроводжуватись індикацією процесу передачі даних. Ми використали світлодіоди з обох боків каналу передачі даних, що випромінюють світло доки відбувається передача, а коли пристрій в режимі чекання вхідних даних – індикатори неактивні. Це реалізовано підключенням входу світлодіода VD1 послідовно з резистором R2 до виходу Q управляючого тригера
DD6 в передатчику, і підключенням світлодіода VD2, послідовно з резистором R3, до тригеру індикації DD42 (він встановлюється в "1" із передачею 0-го біту, і встановлюється в "0" із передачею 23-го біту). Використано світлодіоди АЛ307В, що випромінюють зелене світло [7]. Оскільки пристрій побудо